(19) 日本国特許庁(IP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平5-298891

(43)公開日 平成5年(1993)11月12日

(51) Int. Cl. 5

識別記号 庁内整理番号

F 1

技術表示箇所

G11C 15/04

A 6741-5 L

15/00

E 6741-5L

審査請求 未請求 請求項の数4

(全19頁)

(21)出願番号

特願平4-97669

(22) 出願日

平成4年(1992)4月17日

特許法第30条第1項適用申請有り 1991年11月22日 社 団法人電子情報通信学会発行の「電子情報通信学会技術 研究報告」に発表

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 山形 整人

兵庫県伊丹市瑞原4丁目1番地 三菱電機株

式会社エル・エス・アイ研究所内

(72) 発明者 三原 雅章

兵庫県伊丹市瑞原4丁目1番地 三菱電機株

式会社エル・エス・アイ研究所内

(72) 発明者 濱本 武史

兵庫県伊丹市瑞原4丁目1番地 三菱電機株

式会社エル・エス・アイ研究所内

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】ダイナミック型連想メモリ装置

(57)【要約】

【構成】 ダイナミック型連想メモリを実現するための ビット線制御回路が開示される。ビット線制御回路は、 データ線対DT, /DTに接続された読出回路12およ び第1の書込回路13と、センスアンプ14と、ビット 線放電回路15と、ビット線充電回路16と、トランス ファゲート回路17と、第2の書込回路18とを含む。 ビット線制御回路は、ビット線BLa, /BLaを介し てCAMセルアレイに接続される。

【効果】 ダイナミック型連想メモリにおいて必要な書 込、読出、リフレッシュおよび一致検索などの様々な動 作が、簡単な回路構成により簡単なタイミング制御の下 で実現され得る。



【特許請求の範囲】

【請求項1】 行および列に配設された複数のダイナミ ック型連想メモリセルと、

各々が対応する1つの列内の連想メモリセルに接続され た複数のビット線対と、

前記複数のビット線対にそれぞれ接続された複数のデー タ線対と

各々が対応する1つの行内のメモリセルに接続された複 数のワード線と、

各々が対応する1つの行内のメモリセルに接続された複 10 数の一致検出線と、

各々が対応する1つのビット線対に接続され、対応する 1つのデータ線対上の信号に応答して、前記対応する1 つのビット線対を駆動する複数のビット線対駆動手段 ٤,

各々が対応する1つのビット線対に接続され、センスア ンプ活性化信号に応答して、前記対応する1つのビット 線対上のデータ信号を増幅する複数のセンスアンプ手段 と、

各々が対応する1つのビット線対に接続され、前記対応 20 各々が対応する1つの列内の連想メモリセルに接続され する1つのビット線対上の信号に応答して、対応する1 つのデータ線対を駆動する複数のデータ線対駆動手段と を含む、ダイナミック型連想メモリ装置。

【請求項2】 行および列に配設された複数の連想メモ リセルと

各々が対応する1つの列内の連想メモリセルに接続され た複数のビット線対と、

各々が対応する1つの行内の連想メモリセルに接続され た複数の一致検出線と、

各々が対応する1つのビット線対に接続され、与えられ 30 た比較データ信号に応答して、前記対応する1つのビッ ト線対を駆動する複数のビット線対駆動手段と、

アドレス信号に応答して、前記複数の一致検出線のうち の1本を選択的に予め定められた電位に充電する一致検 出線充電手段とを含み、

各前記複数の連想メモリセルは、

データ信号をストアするための容量手段と、

対応する1つのビット線対を介して与えられた前記比較 データ信号を前記容量手段によってストアされたデータ 信号と比較し、対応する1本の一致検出線の電位を変化 40 させる比較手段とを備える、ダイナミック型連想メモリ 装置。

【請求項3】 行および列に配設された複数の連想メモ リセルと

各々が対応する1つの列内の連想メモリセルに接続され た複数のビット線対と、

各々が対応する1つの行内の連想メモリセルに接続され た複数のワード線と、

各々が対応する1つの行内の連想メモリセルに接続され た複数の一致検出線と、

各々が対応する1つのビット線対に接続され、前記対応 する1つのビット線対上のデータ信号を増幅する複数の 増幅器手段とを含み、

各前記複数の連想メモリセルは、

データ信号をストアするための容量手段と、

対応する1本のワード線上の信号に応答して、対応する 1つのビット線対上のデータ信号を前記容量手段に与え る第1のスイッチング手段と、

対応する1本の一致検出線上の信号に応答して、前記容 量手段によってストアされたデータ信号を前記対応する 1つのビット線対に与える第2のスイッチング手段とを 備え、

リフレッシュ命令信号に応答して、アドレス信号によっ て選択された1本の一致検出線、増幅器手段およびアド レス信号によって選択された1本のワード線をこの順序 で活性化させるリフレッシュ制御手段を含む、ダイナミ ック型連想メモリ装置。

【請求項4】 行および列に配設された複数のダイナミ ック型連想メモリセルと、

た複数のビット線対と、

前記複数のビット線対にそれぞれ接続された複数のデー

各々が対応する1つの行内のメモリセルに接続された複 数のワード線と、

各々が対応する1つの行内のメモリセルに接続された複 数の一致検出線と、

各々が対応する1つのビット線対に接続され、対応する 1つのデータ線対上の信号に応答して、前記対応する1 つのビット線対を駆動する複数のビット線対駆動手段

各々が対応する1つのビット線対に接続され、センスア ンプ活性化信号に応答して、前記対応する1つのビット 線対上のデータ信号を増幅する複数のセンスアンプ手段 と、

各々が対応する1つのビット線対に接続され、前記対応 する1つのビット線対上の信号に応答して、対応する1 つのデータ線対を駆動する複数のデータ線対駆動手段と を含み、

前記複数のビット線対は、冗長用途のための予め定めら れた冗長ビット線対を含み、

前記冗長ビット線対に接続され、通常アクセス状態にお いて、前記冗長ビット線対に接続されたメモリセルへの アクセスを不能化する冗長アクセス不能化手段と、

前記冗長ビット線対を除き、各々が対応する1つのビッ ト線対に接続され、欠陥が発生したとき、前記対応する 1つのビット線対に接続されたメモリセルへのアクセス を選択的に不能化する複数の通常アクセス不能化手段

欠陥が発生したとき、前記冗長不能化手段による不能化

作用を解除する冗長不能化解除手段とを含む、ダイナミ ック型連想メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、一般に連想メモリ装 置に関し、特に、ダイナミック型連想メモリセルを用い た連想メモリ装置に関する。

[0002]

【従来の技術】近年、大量のデータについて検索処理を 高速に行なう要求が増大している。大量のデータのため 10 の検索処理に適した機能メモリとして、従来からCon tent Addressable Memory (以 下「CAM」という)と呼ばれる連想メモリが知られて いる。CAMは、与えられた検索データと記憶されてい るデータとの間の一致を検出し、一致が検出された記憶 データのアドレス (「マッチアドレス」と呼ばれる)を 出力する。

【0003】従来から、CAMとして、ビットシリアル 型CAMや、完全並列型CAMなどが知られる。ビット シリアル型CAMは、検索データと記憶データとの比較 20 を1ビットごとに行なう。完全並列型CAMは、検索デ 一タと記憶データとの比較を全ビットについて並列に行 なう。したがって、完全並列型CAMは、最も高速に一 致検索動作を実行することができる。すなわち、完全並 列型CAMは、従来のソフトウェアによる一致検索処理 と比較して、数100倍の速度で検索処理を実行するこ とができる。したがって、完全並列型CAMは、人工知 能やデータベースシステムなど、一致検索動作を頻繁に 行なう必要のある様々な分野に応用され得る。

【0004】しかしながら、現実的な大きな記憶容量を 30 備えた完全並列型CAMを実現するためには、いくつか の技術的課題が残されている。技術的課題の1つとし て、半導体基板上のメモリセルの占有領域の減少が難し い点が挙げられる。すなわち、完全並列型CAMでは、 与えられた検索データと記憶データとの間で、すべての ビットについて並列に一致検索動作が行なわれるので、 各CAMセル (または連想メモリセル) が、データ記憶 回路と一致検出回路とを備えている必要がある。

【0005】スタティック型CAMは、データ記憶回路 としてスタティックなラッチ回路を備え、一致検出回路 40 としてEXCLUSIVE NOR回路を備えているの で、1つのCAMが占める半導体基板上の面積が大きな ものとなっていた。したがって、これまでに報告された 高集積CAMの記憶容量は、せいぜい20kbitにと どまっている。CAMセルの半導体基板上の占有面積を 減少させるため、スタティック型CAMセルに代えて、 ダイナミック型CAMセルを用いることが一般に好まし い。以下の記載では、従来から知られているダイナミッ ク型CAMについて説明する。

明する。図22は、CAMにおける検索動作を説明する ための概念図である。説明を簡単化するため、図22で は、10ワード×8ビット構成のCAMセルアレイ4が 示される。図22を参照して、このCAMは、CAMセ ルアレイ4と、CAMセルアレイ4に検索データを与え る検索データレジスタ2と、検索結果を示すマッチフラ グを保持するマッチフラグレジスタ5とプライオリティ エンコーダ6とを含む。

【0007】たとえば、メモリセルアレイ4が図22に 示した10ワードのデータを記憶しているものと仮定す る。これに加えて、検索データレジスタ2が、検索デー タ「1011XXXX」をメモリセルアレイ4に与える ものと仮定する。各「X」は、検索データにおける対応 するビットがマスクされていることを示す。すなわち、 この例では検索データの下位の4ビットがマスクされて いる。したがって、マスクされた下位の4ビットのデー 夕は、一致検出結果に影響を与えない。

【0008】したがって、与えられた検索データと第3 番目,第6番目および第10番目の記憶データとの間で 一致が検出され、マッチフラグレジスタ5内の対応する 位置にマッチフラグ「0」がそれぞれセットされる。マ ッチフラグは、さらに、プライオリティエンコーダ6に 与えられ、この例では、第3番目、第6番目および第1 0番目のワードのうち最も優先順位の高いワード、すな わちこの例では最も低いアドレスを有する第3番目のワ ードが選択され、そのアドレス「2」がマッチアドレス として出力される。上記の優先順位は、予め定められて いるのであるが、任意に決定され得ることが指摘され る。

【0009】図23は、ダイナミック型CAMセルの回 路図である。図23に示した回路は、Proceedi ngs of CICC '91, pp. 10-13K おいて開示されている。図23を参照して、ダイナミッ ク型CAMセルは、データ信号電荷をストアするための キャパシタ36,37と、データ書込のためのNMOS トランジスタ30, 31と、EXCLUSIVE NO R回路を構成するNMOSトランジスタ32、33と、 ダイオードとして働くNMOSトランジスタ34とを含 む。データ信号電荷は、キャパシタ36および37とト ランジスタ32および33のゲート容量とによってスト アされる。キャパシタ36および37の一方電極は、セ ルプレート電圧Vcp (= Vcc/2) が与えられる。 トランジスタ30および31のゲートは、ワード線WL に接続される。トランジスタ30および32の一方電極 は、ビット線BLに接続される。トランジスタ31およ び33の一方電極はビット線/BLに接続される。トラ ンジスタ34の一方電極およびゲートは、マッチ線ML に接続される。

【0010】図24は、ダイナミック型CAMセルにお 【0006】まず、CAMにおける検索動作について説 50 ける書込および読出動作を説明するための回路図であ

る。また、図25は、一致検出動作を説明するための回 路図である。図24および図25を参照して、以下にダ イナミック型CAMセルの動作について説明する。

【0011】図24(a)を参照して、書込動作は次の ように行なわれる。まず、書込まれるべきデータ信号に 応答して、ビット線BL, /BLが互いに反転された電 位にもたらされる。ワード線WLが活性化されるので、 ビット線BL、/BLの電位がトランジスタ30、31 を介してキャパシタ36、37にそれぞれ与えられる。 ワード線WLが低レベルになり、トランジスタ30およ 10 び31がオフするので、データ信号電荷がキャパシタ3 6および37によって保持される。書込動作中は、ラッ チ線MLの電位は低レベルに維持される。

【0012】図24(b)を参照して、読出動作は次の ように行なわれる。最初に、ビット線対BL、/BLが 放電され、マッチ線MLに高レベルの電位が与えられ る。たとえば、CAMセルが図24(b)に示したデー タ信号をストアしているものと仮定すると、トランジス タ32がオンし、一方トランジスタ33がオフする。し を介してマッチ線MLに接続されるとになり、ビット線 BLの電位が高レベルになる。一方、ビット線/BLの 電位は低レベルに保たれる。上記の読出動作中は、ワー ド線Wしは活性化されない。

【0013】図25 (a) を参照して、一致検出動作は 次のように行なわれる。最初に、ビット線BL、/BL およびマッチ線MLは、予め高レベルの電位に充電され ている。一例として、図25 (a) に示すような記憶デ ータがCAMセル内にストアされ、かつ検索データが与 えられるものと仮定する。すなわち、この場合では記憶 30 データと検索データとの間の一致が検出されるので、い ずれのトランジスタ32または33もオンせず、マッチ 線MLの電位は高レベルのまま残される。

【0014】これに対し、逆の検索データ信号がビット 線BL、/BLが与えられたとき、検索データと記憶デ ータとの間で不一致が検出される。すなわち、図25 (b) に示されるように、トランジスタ32がオンし、 トランジスタ33がオフする。したがって、マッチ線M しは、トランジスタ32および34を介して放電され、 その結果低レベルになる。このように、検索データ信号 40 をビット線BL、/BLに与えた後、マッチ線MLの電 位の変化を検出することにより、検索データと記憶デー タとの間の「一致」または「不一致」が検出され得る。 [0015]

【発明が解決しようとする課題】従来のスタティック型 CAMセルは、図示していないが、データ記憶のために ラッチ回路が用いられている。一方、ダイナミック型C AMセルは、図23に示すようにデータ記憶のための2 つのキャパシタ36および37が用いられている。ラッ

6および37を用いることにより、ダイナミック型CA Mセルは、スタティック型CAMセルと比較して、必要 な素子の数が減少され、したがってCAMの高集積化に 適している。

【0016】しかしながら、図23に示すようなダイナ ミック型CAMセルの回路は従来から知られてはいる が、このようなダイナミック型CAMセルにアクセスす るのに必要な回路は未だ提案されていなかった。特に、 データ記憶のために2つのキャパシタ36,37が用い られているので、ラッチ回路を用いているスタティック 型CAMセルとは異なった回路が必要となる。

【0017】たとえば、データ信号を記憶している2つ のキャパシタ36、37からの電荷のリークによって、 ストアされたデータが失われるのを防ぐため、周期的な リフレッシュ動作が必要となる。したがって、スタティ ック型CAMには存在していないリフレッシュ回路が必 要となるのであるが、具体的にどのような回路がダイナ ミック型CAMのために適しているのかは知られていな かった。特に、ダイナミック型CAMは、従来から知ら たがって、ビット線BLがトランジスタ32および34 20 れる一般のダイナミック型RAMと比較して、一致検出 動作など複雑な動作を行なうので、ダイナミック型CA Mセルの周辺回路を簡単化された回路構成で実現するの が一般に難しかった。

> 【0018】さらには、CAMの高集積化が進むにつれ て予想される製造における歩留りの向上も考慮に入れる 必要がある。すなわち、従来からダイナミック型RAM における冗長回路は知られているが、ダイナミック型C AMにおける冗長用途のための現実的な回路構成は知ら れていなかった。したがって、近い将来におけるCAM の高集積化に伴う歩留りの低下を防ぐため、現実的でか つ有効な冗長回路が望まれていた。

> 【0019】この発明は、上記のような課題を解決する ためになされたもので、ダイナミック型連想メモリ装置 を実現するための簡単化された回路構成を提供すること を目的とする。

> 【0020】この発明のもう1つの目的は、ダイナミッ ク型連想メモリ装置の製造における歩留りを改善するた めの冗長回路を提供することである。

[0021]

【課題を解決するための手段】請求項1の発明に係るダ イナミック型連想メモリ装置は、行および列に配設され た複数のダイナミック型連想メモリセルと、各々が対応 する1つの列内の連想メモリセルに接続された複数のビ ット線対と、複数のビット線対にそれぞれ接続された複 数のデータ線対と、各々が対応する1つの行内の連想メ モリセルに接続された複数のワード線と、各々が対応す る1つの行内の連想メモリセルに接続された複数の一致 検出線と、各々が対応する1つのビット線対に接続さ れ、対応する1つのデータ線対上の信号に応答して、対 チ回路に代えてデータ記憶のための2つのキャパシタ3 50 応する1つのビット線対を駆動する複数のビット線対駆 動手段と、各々が対応する1つのビット線対に接続さ れ、センスアンプ活性化信号に応答して、対応する1つ のビット線対上のデータ信号を増幅する複数のセンスア ンプ手段と、各々が対応する1つのビット線対に接続さ れ、対応する1つのビット線対上の信号に応答して、対 応する1つのデータ線対を駆動する複数のデータ線対駆 動手段とを含む。

【0022】請求項2の発明に係るダイナミック型連想 メモリ装置は、行および列に配設された複数の連想メモ リセルと、各々が対応する1つの列内の連想メモリセル 10 に接続された複数のビット線対と、各々が対応する1つ の行内の連想メモリセルに接続された複数の一致検出線 と、各々が対応する1つのビット線対に接続され、与え られた比較データ信号に応答して、対応する1つのビッ ト線対を駆動する複数のビット線対駆動手段と、アドレ ス信号に応答して、複数の一致検出線のうちの1本を選 択的に予め定められた電位に充電する一致検出線充電手 段とを含む。各連想メモリセルは、データ信号をストア するための容量手段と、対応する1つのビット線対を介 して与えられた比較データ信号を容量手段によってスト 20 アされたデータ信号と比較し、対応する1本の一致検出 線の電位を変化させる比較手段とを備える。

【0023】請求項3の発明に係るダイナミック型連想 メモリ装置は、行および列に配設された複数の連想メモ リセルと、各々が対応する1つの列内の連想メモリセル に接続された複数のビット線対と、各々が対応する1つ の行内の連想メモリセルに接続された複数のワード線 と、各々が対応する1つの行内の連想メモリセル内に接 続された複数の一致検出線と、各々が対応する1つのビ ット線対に接続され、対応する1つのビット線対上のデ 一タ信号を増幅する複数の増幅器手段とを含む。各連想 メモリセルは、データ信号をストアするための容量手段 と、対応する1本のワード線上の信号に応答して、対応 する1つのビット線対上のデータ信号を容量手段に与え る第1のスイッチング手段と、対応する1本の一致検出 線上の信号に応答して、容量手段によってストアされた データ信号を対応する1つのビット線対に与える第2の スイッチング手段とを備える。このダイナミック型連想 メモリ装置は、さらに、リフレッシュ命令信号に応答し て、アドレス信号によって選択された1本の一致検出 線、増幅器手段およびアドレス信号によって選択された 1本のワード線をこの順序で活性化させるリフレッシュ 制御手段を含む。

【0024】請求項4の発明に係るダイナミック型連想 メモリ装置は、行および列に配設された複数のダイナミ ック型連想メモリセルと、各々が対応する1つの列内の 連想メモリセルに接続された複数のビット線対と、複数 のビット線対にそれぞれ接続された複数のデータ線対 と、各々が対応する1つの行内の連想メモリセルに接続 された複数のワード線と、各々が対応する1つの行内の 50 長不能化解除手段とを設けたので、ダイナミック型連想

連想メモリセルに接続された複数の一致検出線と、各々 が対応する1つのビット線対に接続され、対応する1つ のデータ線対上の信号に応答して、対応する1つのビッ ト線対を駆動する複数のビット線対駆動手段と、各々が 対応する1つビット線対に接続され、センスアンプ活性 化信号に応答して、対応する1つのビット線対上のデー タ信号を増幅する複数のセンスアンプ手段と、各々が対 応する1つのビット線対に接続され、対応する1つのビ ット線対上の信号に応答して、対応する1つのデータ線 対を駆動する複数のデータ対駆動手段とを含む。複数の ビット線対は、冗長用途のための予め定められた冗長ビ ット線対を含んでいる。このダイナミック型連想メモリ 装置は、さらに、冗長ビット線対に接続され、通常アク セス状態において、冗長ビット線対に接続されたメモリ セルへのアクセスを不能化する冗長アクセス不能化手段 と、冗長ビット線対を除き、各々が対応する1つのビッ ト線対に接続され、欠陥が発生したとき、対応する1つ のビット線対に接続されたメモリセルへのアクセスを選 択的に不能化する複数の通常アクセス不能化手段と、欠 陥が発生したとき、冗長不能化手段による不能化作用を 解除する冗長不能化解除手段とを含む。

[0025]

【作用】請求項1の発明におけるダイナミック型連想メ モリ装置では、複数のビット線対駆動手段、複数のセン スアンプ手段および複数のデータ線対駆動手段が複数の ビット線対にそれぞれ接続されているので、ダイナミッ ク型連想メモリ装置において必要な読出、書込およびリ フレッシュ動作を簡単な回路構成で実現することができ

【0026】請求項2の発明におけるダイナミック型連 想メモリ装置では、複数のビット線対駆動手段が複数の ビット線対にそれぞれ接続され、アドレス信号に応答し て、複数の一致検出線のうちの1本を選択的に充電する 一致検出線充電手段が設けられている。したがって、ダ イナミック型連想メモリ装置において必要な一致検出動 作が、簡単な回路構成により実現され得る。

【0027】請求項3の発明におけるダイナミック型連 想メモリ装置では、複数の増幅器手段が複数のビット線 対にそれぞれ接続され、リフレッシュ命令信号に応答し て、一致検出線、増幅器手段およびワード線をこの順序 で活性化させるリフレッシュ制御手段が設けられてい る。したがって、ダイナミック型連想メモリ装置におい て必要となるリフレッシュ動作が、簡単な回路構成によ り実現され得る。

【0028】請求項4の発明におけるダイナミック型連 想メモリ装置では、通常アクセス状態において、冗長ビ ット線対に接続されたメモリセルへのアクセスを不能化 する冗長アクセス不能化手段と、欠陥が発生したとき、 冗長アクセス不能化手段による不能化作用を解除する冗 メモリ装置の製造における歩留りを改善することができ る。

[0029]

【実施例】図1は、この発明の一実施例を示すダイナミ ック型CAMのブロック図である。図1を参照して、こ のダイナミック型CAM100は、mワード×nビット の回路構成を有するCAMセルアレイ4と、CAMセル アレイ4内のビット線 (図示せず) の電位を制御するビ ット線制御回路8とを含む。アドレスデコーダ7は、外 部アドレスをデコードし、図示しないm本のワード線の 10 うちの1本を選択的に活性化する。マッチフラグレジス タ5は、CAMセルアレイ4から出力される検索結果を 示すマッチフラグを保持する。プライオリティエンコー ダ6は、マッチフラグレジスタ5から出力されるマッチ フラグを受け、予め定められた優先順位に従って決定さ れるマッチアドレスを出力する。

【0030】このダイナミック型CAM100は、さら に、データの入出力のための書込/読出回路1と、検索 データを一次的に保持するための検索データレジスタ2 と、マスクデータレジスタ3と、スイッチ回路10と、 データドライバ/アンプ9と、外部から与えられる命令 コードをデコードし、様々なクロック信号を発生するク ロック信号発生器20とを含む。以下に記載する回路動 作において必要な制御信号またはクロック信号RT, W T, SE, BLH, BLL, TG等は、命令コードをデ コードすることによってクロック信号発生器20が発生 する。図1に示した検索データレジスタ2, CAMセル アレイ4、マッチフラグレジスタ5およびプライオリテ ィエンコーダ6は、図22に示した回路構成と対応して おり、同様の機能を有していることが指摘される。

【0031】検索動作において、まず、nビットの検索 データが書込/読出回路1を介して検索データレジスタ 2に与えられる。検索データレジスタ2において保持さ れた検索データは、マスクデータレジスタ3,スイッチ 回路10, データドライバ/アンプ9およびビット線制 御回路8を介してCAMセルアレイ4に与えられる。C AMセルアレイ4において一致検索動作が行なわれ、一 致検索結果を示すマッチフラグがマッチフラグレジスタ 5に与えられる。プライオリティエンコーダ6は、マッ チフラグレジスタ5を介してマッチフラグを受ける。複 40 数個のワードを示すマッチフラグが与えられたとき、プ ライオリティエンコーダ6は、予め定められた優先順位 に従ってそのうちの1つのワードを決定する。決定され たワードのアドレスは、プライオリティエンコーダ6に おいて符号化され、マッチアドレスとして出力される。

- 【0032】プライオリティアドレスデコーダ6から出 力されるマッチアドレスは、必要に応じアドレスデコー ダ7にも与えられる。これによって、CAMセルアレイ 4内の一致が検出されたワードのCAMセルに対して、 データ書込または読出が行なわれ得る。マスクデータレ 50 る。図4を参照して、CAMセルへの書込動作は次のよ

ジスタは、nビットの検索データのうちの一部を必要に 応じマスクする。また、場合によっては、マスクデータ レジスタ3は、nビットのデータのうち所望のビットだ けを書換えるためのマスクコントロールビットを保持す

10

【0033】図2は、図1に示したCAMセルアレイ4 およびビット線制御回路8の回路ブロック図である。図 2を参照して、CAMセルアレイ4は、行および列に配 設された複数のダイナミック型CAMセルMCと、各々 が対応する1つの列内のCAMセルに接続された複数の ビット線対BL1, /BL1ないしBLn, /BLn と、各々が対応する1つの行内のCAMセルに接続され た複数のワード線WL1ないしWLmと、各々が対応す る1つの行内のCAMセルに接続された複数のマッチ線 ML1ないしMLmとを含む。各CAMセルは、図23 に示した回路構成を有している。マッチ線MLlないし MLmは、図1に示したマッチフラグレジスタ5および マッチ線制御回路11に接続される。

【0034】ビット線制御回路8は、各々が対応する1 つのビット線対BL1,/BL1ないしBLn,/BL nに接続されたn個のビット線制御回路81ないし8n を含む。ビット線制御回路81ないし8nは、データ線 対DT1, /DT1ないしDTn, /DTnにそれぞれ 接続される。以下に、ビット線制御回路81ないし8 n のより詳細について説明する。

【0035】図3は、図2に示した1つのビット線制御 回路の回路図である。図3を参照して、ビット線制御回 路は、1つのビット線対BL、/BLにそれぞれ接続さ れた読出回路12, 書込回路13, センスアンプ14, 30 ビット線放電回路15およびビット線充電回路16を含 む。参考のために、ビット線対BL、/BLに接続され た1つのCAMセルが示される。読出回路12および書 込回路13は、データバスを構成するデータ線対DT, /DTに接続される。

【0036】読出回路12は、読出能動化信号RTに応 答して能動化され、かつビット線対BL、/BL上の信 号に応答してデータ線対DT, /DTを駆動する。一 方、書込回路13は、書込能動化信号WTに応答して能 動化され、かつデータ線対DT, /DT上の信号に応答 してビット線対BL、/BLを駆動する。

【0037】センスアンプ14は、センスアンプ活性化 信号SEおよび/SEに応答して活性化され、かつビッ ト線BL,/BL間の電位差を増幅する。ビット線放電 回路15は、放電制御信号BLLに応答してビット線対 BL、/BLを放電する。一方、ビット線充電回路16 は、充電制御信号BLHに応答してビット線対BL、/ BLを充電する。

【0038】以下に、タイミングチャートを参照して、 図3に示したビット線制御回路の動作について説明す

うに行なわれる。最初に、スタンバイ状態において、図 1に示したマッチ線制御回路11は、マッチ線MLの電 位を高レベルにもたらす。これに加えて、ビット線充電 回路16が高レベルの信号BLHに応答して活性化さ れ、ビット線対BL,/BLが高レベルに充電される。

【0039】時刻T0において、マッチ線制御回路11 がすべてのマッチ線MLの電位を低レベルにし、ビット 線充電回路16の活性化が信号BLHの立下がりに応答 して終了される。さらには、ビット線放電回路15が信 号BLLの立上がりに応答して能動化され、ビット線対 10 BL,/BLが放電される。

【0040】時刻T1において、マッチ線制御回路11は、外部アドレス信号により選択された1本のマッチ線MLを活性化させる。マッチ線MLの活性化に応答して、ビット線BLまたは/BL上に、ストアされていたデータ信号に基づく電位差が現われる。

【0041】時刻T3において、書込能動化信号WTが活性化され、書込回路13が能動化される。書込回路13は、データ線対DT,/DT上の書込データ信号に応答して、ビット線対BL,/BLを駆動する。すなわち、書込回路13は、書込まれるべきデータ信号に応答して、ビット線BLおよび/BLのうちの一方を選択的にプルダウンする。

【0042】CAMセルにストアされていたデータ信号とデータ線DT, /DT上のデータ信号とが一致している場合では、時刻T3のあと、図4に示すように、ビット線BL(DT=0)の電位はほとんど変化しない。他方、ストアされていたデータ信号と書込データ信号とが一致しない場合では、書込能動化信号WTの活性化により形成された書込回路13内の放電経路を介してビット30線対BL, /BLが放電され、ビット線対BL, /BLは接地電位にもたらされる。

【0043】時刻T4において、センスアンプ14がセンスアンプ活性化信号SEおよび/SEに応答して活性化される。時刻T4までに、ビット線BL,/BLのうちの一方が書込データ信号に応じて接地電位にもたらされているので、センスアンプ14の活性化の後、ビット線BL,/BL上には増幅された書込データ信号が与えられる。

【0044】時刻T6において、図1に示したアドレス 40 デコーダ7が、外部アドレス信号によって選択されたワード線WLを活性化するので、ビット線対BL,/BL上のデータ信号がCAMセル内に書込まれる。上記の書込動作中は、読出能動化信号RTは低レベルに維持される。

【0045】図5を参照して、次に読出動作について説明する。読出動作において、データ線対DT、/DTが接地電位に保持される。これにより、書込回路13は、書込能動化信号WTの電位に関わらず能動化されないので、ビット線BL、/BLの放電経路が形成されない。

12

このことは、データ線対DT、/DTを接地電位に保持したままで、図4に示した読出動作における場合と同様の制御信号を与えることにより、CAMセル内にストアされたデータの読出動作が行なわれ得ることを意味する。

【0046】したがって、図5に示すように、書込動作の場合と同様の制御信号ML、WTおよびSEが与えられ、データ線対DT、/DTが時刻T6の直前まで接地電位に保持される。時刻T6の直前においてデータ線対DT、/DTが高インピーダンス状態(Hi-Z)にもたらされた後、時刻T6において読出能動化信号RTが活性化される。読出回路12は、ビット線対BL、/BL上の信号に応答して、データ線対DT、/DTを駆動し、これにより、CAMセルにストアされていたデータ信号がデータ線対DT、/DT上に与えられたことになる。

【0047】次に、図6を参照して、リフレッシュ動作について説明する。リフレッシュ動作においても、データ線対DT,/DTが接地電位に維持されたままで、図204に示した書込動作の場合と同様の制御信号ML,WT,SEおよびWLが与えられる。したがって、ビット線対BL,/BL上にCAMセル内にストアされていたデータ信号が読出され、センスアンプ14によって増幅される。増幅されたデータ信号は、再び同じCAMセルに書込まれる。

【0048】上記のリフレッシュ動作は、部分書込動作にも適用され得ることが指摘される。すなわち、1つのワードを構成するnビットのデータのうち、書換えられるべきでない、すなわち保持されるべきデータをストアしているCAMセルに接続されているデータ線対DT、/DTを選択的に接地電位に保持した後、図6に示した制御信号が与えられる。接地電位に保持されたデータ線対DT、/DTに接続されているCAMセルにストアされたデータ信号は、リフレッシュのみされ、異なったデータに書換えられない。他のビット対に接続されたCAMセルは、それぞれのデータ線対上のデータ信号に応じて書換えられる。言い換えると、リフレッシュ動作は、nビットのすべてがマスクされた態様での部分書込動作であると言える。

40 【0049】図7を参照して、次に一致検出動作について説明する。一致検出動作は、時刻T1における書込能動化信号WTの活性化により開始される。信号WTの立上がりに応答して、書込回路13が能動化される。書込回路は、データ線対DT,/DT上の検索データ信号に応答して、ビット線対BL,/BLを駆動する。したがって、検索データ信号が、ビット線対BL,/BLを介してCAMセルに伝えられる。CAMセルにおいて図25に示した一致検出動作が実行され、予め充電されていたマッチ線MLの電位が、一致検出結果に応答して変化50 される。マッチ線MLの電位は、時刻T2において図示

されない増幅回路によって増幅される。

【0050】一方、マスク検索動作が行なわれる場合では、検索動作において考慮されるべきないビットに対応するデータ線対が接地電位に維持される。これにより、書込回路13においてビット線BL、/BLの放電経路が形成されず、マスクされた検索データのビット線対は、一致検索動作中高レベルに保たれる。したがって、マスクされた検索データ信号が与えられたCAMセルは、ストアされているデータ信号に依存することなく、マッチ線MLを放電することがない。すなわち、マスクされたビットに関しては、CAMセル内にどのようなデータ信号がストアされていても、「一致」が検出されたものとして扱われる。

【0051】図4ないし図7のタイミングチャートからわかるように、ダイナミック型CAMにおける書込, 読出, リフレッシュおよび一致検出動作のいずれにおいても、ほとんど同様の制御信号が与えられることが指摘される。これに加えて、マスク検索動作および部分書込動作においても、ほとんど同じ制御信号が用いられる。言い換えると、ダイナミック型CAMにおける様々な動作20を実行するのに、特別のタイミング制御が必要とならず、図3に示したビット線制御回路を用いることにより、現実的でかつ有用なダイナミック型CAMが提供され得る。

【0052】図8は、この発明のもう1つの実施例を示すビット線制御回路の回路図である。図3に示した回路と比較すると、図8に示したビット線制御回路は、さらに、センスアンプ14による増幅動作を促進するためのトランスファゲート回路17は、ビット線放電回路15とビット線 30 充電回路16との間のビット線上に設けられる。センスアンプ14が活性化されるとき、トランスファゲート回路17は、低レベルの制御信号TGに応答して、オフする。これにより、CAMセルアレイに接続されたビット線BLa,/BLaが、トランスファゲート回路17の作用によりセンスアンプ14から電気的に切り離されるので、センスアンプ14により増幅されるべき負荷が減少され得る。したがって、センスアンプ14による高速の増幅が達成され得る。

【0053】図9ないし図12は、それぞれ、図8に示 40 したビット線制御回路による書込動作, 読出動作, リフレッシュ動作および一致検出動作をそれぞれ説明するためのタイミングチャートである。これらのタイミングチャートからわかるように、図8に示したビット線制御回路における基本的な動作は、図3に示したビット線制御回路と同様である。しかしながら、図4ないし図7に示したタイミングチャートと比較するとわかるように、図9ないし図12に示したタイミングチャートは、トランスファゲート回路17のための制御信号TGが新たに加えられている。

14

【0054】図9を参照して、書込動作において、トラ ンスファゲート制御信号TGは、時刻T2およびT5の 間の期間において低レベルになる。他の時間期間におい て、制御信号TGは高レベルであるので、他の時間期間 において図8に示したビット線制御回路は図3に示した ものと電気的に等価である。図9に示されるように、時 刻T1においてCAMセルにストアされていた電荷がビ ット線対BLa, /BLa上に与えられた後、時刻T2 において制御信号TGが低レベルになる。トランスファ ゲート回路17がオフするので、センスアンプ14は、 CAMセルアレイに接続されているビット線BLa、/ BLaから電気的に切り離される。時刻T4においてセ ンスアンプ14が活性化された後、時刻T5において制 御信号TGが立上げられる。 したがって、センスアンプ 14により十分に増幅された信号が、トランスファゲー ト回路17を介して、CAMセルアレイに接続されたビ ット線BLa, /BLaに伝えられる。

【0055】図10に示した読出動作および図11に示したリフレッシュ動作においても、図9に示した書込動作の場合と同じタイミングT2およびT5で、制御信号TGが立下げられかつ立上げられる。したがって、これらの動作においても、センスアンプ14による高速の増幅が得られる。

【0056】一致検出動作では、図12に示されるように、制御信号TGは高レベルに保たれる。したがって、トランスファゲート回路17がオンし続け、図7に示した一致検出動作と実質的に同じ動作が行なわれる。

【0057】図13は、この発明のさらにもう1つの実 施例を示すビット線制御回路の回路図である。図8に示 したもの (第2実施例) と比較して、図13に示したビ ット線制御回路は、さらに、トランスファゲート回路1 7とビット線充電回路16との間のビット線BLa、/ BLa上に第2の書込回路18を備えている。第1およ び第2の書込回路13および18は、共通に与えられる 書込能動化信号WTに応答て能動化される。第2の書込 回路18を追加することにより、一致検出動作におい て、データ線対DT, /DTから与えられる検索データ 信号を速やかにCAMセルアレイのビット線BLa、/ BLaに伝えることができる。すなわち、一致検出動作 において、検索データ信号をトランスファゲート回路1 7を介さずにCAMセルアレイのビット線BLa, /B Laに伝えることができるので、CAMセルアレイにお ける一致検出動作が図8に示した場合よりも早期に開始 され得る。

【0058】図14は、図13に示したビット線制御回路による書込動作および読出動作を説明するためのタイミングチャートである。書込動作および読出動作のいずれも、図14に示したタイミングチャートにより説明することができる。読出能動化信号RTは、書込動作において常に低レベルに保たれるが、一方、読出動作におい

て時刻T6およびT7の間の期間において高レベルにな る。他のタイミング制御は、書込動作および読出動作に おいて同じである。しかしながら、第2の書込回路18 が追加されているので、ビット線における電位の変化の 熊様が異なっている。

【0059】図13に示したビット線制御回路によるリ フレッシュ動作および一致検出動作は、図11および図 12に示したタイミングチャートによりそれぞれ説明す ることができる。すでに指摘したように、図13に示し たビット線制御回路において第2の書込回路18が追加 10 されているので、データ線DT、/DTから与えられる 検索データ信号がより高速に、CAMセルアレイに接続 されたビット線BLa, /BLaに伝達され得る。すで に説明したすべてのタイミングチャートを比較するとわ かるように、図3,図8または図13に示したいずれの ビット線制御回路を用いる場合でも、ダイナミック型C AMのための書込、読出、リフレッシュおよび一致検出 動作がほぼ同じタイミング制御により実行され得る。言 い換えると、図3、図8または図13に示したビット線 制御回路を用いることにより、一般には複雑な制御が必 20 要となるであろうと予想されるかもしれないダイナミッ ク型CAMにおいて必要な動作が、きわめて簡単なタイ ミング制御(すなわちほぼ同じタイミング制御)および 簡単化された回路により実現され得る。

【0060】以下の記載では、図8および図13に示し たビット線制御回路を用いたダイナミック型CAMにお ける冗長回路構成について説明する。

【0061】図16は、この発明のさらにもう1つ実施 例を示すダイナミック型CAMの回路ブロック図であ る。図16を参照して、ダイナミック型CAM100¹ は、合計16個のCAMブロック201ないし216を 備えたCAMアレイ回路200を含む。各CAMブロッ ク210ないし216は、36個の通常ビット線回路N BCと、1個の冗長ビット線回路RBCとを含む。各通 常ビット線回路NBCは、対応する1つのデータ線対D TO, /DTOないしDT35, /DT35に接続され る。冗長ビット線回路RBCは、スペアデータ線対DT S, /DTSに接続される。

【0062】このダイナミック型CAM100′は、さ らに、IO線対IOO, /IOOないしIO35, /I O35に接続されたスイッチ回路10と、スイッチ回路 10に接続されたデータドライバ/アンプ回路9と、デ 一タ線電位固定回路500ないし535および5Sと、 冗長能動化回路60と、クロック信号発生器20とを含 む。スイッチ回路10は、各々が対応する10線対10 0, /100ないし1035, /1035に接続された スイッチング回路SWOないしSW35と、欠陥ライン プログラム回路400ないし435とを含む。各スイッ チング回路SWOないしSW35は、対応する欠陥ライ ンプログラム回路400ないし435から与えられるプ 50 ンジスタ61と62との間に接続されたプログラミング

ログラム信号NEDOないしNED35に応答して、通 常のラインまたは冗長ラインを選択する。

16

【0063】通常のラインのためのデータ線電位固定回 路500ないし535も、欠陥ラインプログラム回路4 00ないし435から与えられるプログラム信号NED OないしNED35に応答してそれぞれ動作される。た とえば、データ線DTO, /DTOに関連する回路に欠 陥が存在するとき、欠陥ラインプログラム回路400に おけるプログラミングにより、高レベルのプログラム信 号NEDOが出力される。データ線電位固定回路500 内に設けられたPMOSトランジスタおよびNMOSト ランジスタは、高レベルの信号NEDOに応答してオン するので、データ線DTOおよび/DTOがそれぞれ高 レベルおよび低レベルにもたらされる。言い換えると、 欠陥が存在するラインのデータ線DTO, /DTOの電 位が固定される。一方、スイッチング回路SWOは、高 レベルの信号NEDOに応答して、冗長用データドライ バ/アンプ回路9S側に接続される。

【0064】冗長ラインが使用されないとき、冗長用デ 一タ線電位固定回路5S内の2つのヒューズが、電源電 位とデータ線DTS、接地電位とデータ線/DTSとの 間にそれぞれ接続されている。したがって、冗長ライン が使用されないとき、データ線DTSおよび/DTS は、それぞれ電源電位および接地電位に固定されてい る。他方、冗長ラインが使用されるとき、冗長用データ 線電位固定回路5 S内の2つのヒューズが切断される。 これにより、データ線対DTS、/DTSの電位の固定 が解除され、データ線対DTS、/DTSは、冗長用デ ータドライバ/アンプ回路95により駆動される。

【0065】冗長能動化回路60は、欠陥ラインが存在 するとき、言い換えると冗長ラインが使用されるとき、 高レベルの冗長能動化信号SPAを発生する。クロック 信号発生器20は、外部から与えられる命令コードをデ コードし、以下に説明するCAMアレイ回路内の動作に おいて必要な様々なタイミング制御信号を発生する。

【0066】各データドライバ/アンプ回路900ない し935は、データ書込動作において、対応する [〇線 対100, /100ないし1035, /1035から与 えられるデータ信号を増幅し、増幅された信号をデータ 線対DTO, /DTOないしDT35, /DT35に与 える。一方、各データドライバ/アンプ回路900ない し935は、データ読出動作において、対応するデータ 線対DTO, /DTOないしDT35, /DT35上の データ信号を増幅し、増幅された信号を対応するIO線 対に転送する。

【0067】図17は、図16に示した冗長能動化回路 60の回路図である。図17を参照して、冗長能動化回 路60は、CMOSインバータを構成するPMOSトラ ンジスタ61およびNMOSトランジスタ62と、トラ のためのヒューズ63と、ラッチ回路64と、インバータ65とを含む。トランジスタ61および62のゲートは、図16に示したクロック信号発生器20から与えられるリセット信号/RSTを受けるように接続される。インバータ65を介して冗長能動化信号SPAが出力される。

【0068】図18は、図16に示した1つの欠陥ラインプログラム回路(一例として400)の回路図である。冗長ラインプログラム回路400も、冗長能動化回路60と同じ回路構成を有する。インバータ48を介し 10 てプログラム信号NED0が出力される。

【0069】図15は、図17および図18に示した冗 長能動化回路60および欠陥ラインプログラム回路40 0の動作を説明するためのタイミングチャートである。 図15を参照して、次に動作について説明する。データ 線対DTO、/DTOないしDT35、/DT35に関 連する回路のいずれにも欠陥が存在しないとき、言い換 えると冗長回路が使用されないとき、冗長能動化回路6 0内のヒューズ63は接続状態で残される。したがっ て、トランジスタ61および62がCMOSインバータ として動作するので、冗長能動化回路60は、電源電位 Vccの立上がりおよびリセット信号/RSTに応答し て、図15において実線により示された冗長能動化信号 SPAを出力する。これに対し、冗長回路が使用される とき、ヒューズ63が切断される。したがって、冗長能 動化回路60は、リセット信号/RSTに応答すること なく、図15において破線により示された信号SPAを 出力する。

【0070】一方、図18に示した欠陥ラインプログラム回路400も同様に動作する。データ線対DT0, / 30DT0に関連する回路において欠陥が存在しないとき、ヒューズ46は接続状態で残される。したがって、欠陥ラインプログラム回路400は、電源電位Vccの立上がりおよびリセット信号/RSTに応答して、図15に示したプログラム信号NED0を出力する。これに対し、データ線DT0, /DT0に関連する回路において欠陥が存在するとき、ヒューズ46が切断される。したがって、欠陥ラインプログラム回路400は、リセット信号/RSTに応答することなく、図15において破線により示されたプログラム信号NED0を出力する。40

【0071】図19は、図16に示した1つの通常ビット線回路NBCおよび冗長ビット線回路RBCの回路図である。図19を参照して、通常ビット線回路NBCは、図8に示したビット線制御回路(第2実施例)を用いている。図19に示したビット線制御回路は、さらに、それぞれのビット線BLa,/BLa上に設けられた2つのヒューズ19を備えている。通常ビット線回路NBCは、対応するデータ線対DT,/DTに接続される。

【0072】冗長ビット線回路RBCも、図8に示した 50 ト回路17Sがオフするので、CAMセルアレイに接続

ビット線制御回路を用いているのであるが、さらに、トランスファゲート回路17Sを追加的に制御するためのスイッチング回路20を備えている。冗長回路が使用されないとき、低レベルの冗長能動化信号SPAに応答しれる。スイッチング回路20はこの信号SPAに応答してオフし、かつ低レベルの制御信号をトランスファゲート回路17Sに与える。したがって、トランスファゲート回路17Sがオフするので、CAMセルアレイに接続されたビット線対BLS,/BLSは常に高レベル(電流電位)に維持される。これに対し、冗長回路が使用されるとき、高レベルの冗長能動化信号SPAが与えられる。スイッチング回路20は、信号SPAに応答してオンするので、トランスファゲート制御信号TGがスイッ

18

【0073】冗長用データ線電位固定回路5Sは、冗長回路が使用されないとき、冗長データ線DTS, /DTSをそれぞれ電源電位Vccおよび接地電位に固定する。他方、冗長回路が使用されるとき、回路5S内の2つのヒューズが切断され、冗長データ線DTS, /DTSの電位の固定が解除される。

チング回路20を介してトランスファゲート回路175

に与えられる。

【0074】通常ビット線回路NBCにおける2つのヒューズ19が切断されたとき、CAMセルアレイ側に接続されたビット線対BLa、/BLaは、常に高レベル(電源電位Vcc)に維持される。したがって、CAMセルアレイにおいて一致検出動作が行なわれるとき、欠陥が存在している通常ビット線回路NBCが検索結果に影響を与えるのが防がれる。

【0075】次に、動作について説明する。通常ビット 線回路NBC内に欠陥が存在するとき、冗長ヒューズ 1 9が切断される。したがって、CAMのスタンバイ状態において、ビット線充電回路 1 6 が活性化されなくても、書込回路 1 3 などにより放電経路が形成されないので、CAMセルアレイ側に接続されたビット線対BLa,/BLaは常に高レベル(電源電位 Vcc)に維持される。したがって、一致検出動作において、欠陥が存在する通常ビット線回路NBCの作用によりマッチ線MLが放電されるのが防がれる。言い換えると、欠陥が存在する通常ビット線回路により、CAMセルアレイにおりる検索結果が影響されない。

【0076】なお、通常ビット線回路NBCが接続されているデータ線対DT、/DTは、図16に示した対応するいずれかのデータ線電位固定回路500ないし535により、電源電位および接地電位にそれぞれ固定されているので、センスアンプ14の繰返される活性化により電力消費が増加されるのが防がれる。

【0077】一方、冗長ビット線回路RBCにおいて、 冗長回路が使用されないとき、低レベルの冗長能動化信 号SPAが与えられる。したがって、トランスファゲー ト回路17Sがオフするので、CAMセルアレイに接続 されている冗長ビット線BLS、/BLSは、冗長ビッ ト線充電回路16Sの作用により常に電源電位に保たれ る。したがって、冗長ビット線BLS、/BLSに接続 されたCAMセルにより、検索結果が影響されるのが防 がれる。

【0078】通常ビット線回路NBCにおける場合と同 様に、冗長回路が使用されないとき、冗長データ線DT S, /DTSは、冗長データ線電位固定回路5Sの作用 によりそれぞれ電源電位および接地電位に固定される。 性化により電力消費が増加されるのが防がれる。

【0079】冗長回路が使用されるとき、高レベルの冗 長能動化信号SPAが与えられるので、トランスファゲ ート回路17Sがオンする。したがって、冗長ビット線 回路RBCは、欠陥が存在する通常ビット線回路に代わ って、通常の動作を行なうことができる。言い換える と、欠陥が存在する通常のビット線回路が、冗長ビット 線回路RBCにより等価的に置換される。

【0080】図20は、この発明のさらにもう1つの実 施例を示す通常ビット線回路NBC′および冗長ビット 20 線回路RBC′の回路図である。図20を参照して、通 常ビット線回路NBC′ および冗長ビット線回路RB C'は、図13に示したビット線制御回路(第3実施 例)を用いている。図13に示したビット線制御回路に 加えて、通常ビット線回路NBC′は、ビット線BL a, /BLa上に設けられたヒューズ19を備える。一 方、冗長ビット線回路RBC'は、冗長能動化信号SP Aに応答して動作するスイッチング回路21をさらに備 える。スイッチング回路21は、高レベルの冗長能動化 信号SPAが与えられたとき、トランスファゲート制御 30 信号TGおよび書込能動化信号WTを、冗長トランスフ アゲート回路17Sおよび第2の冗長書込回路18Sに それぞれ与える。図20に示した回路における基本的な 動作は、図19に示した回路と同様であるので説明が省 略される。

【0081】図21は、この発明のさらにもう1つの実 施例を示すCAMアレイ回路のブロック図である。図1 6に示したCAMアレイ回路200は、各々が36個の 通常ビット線回路NBCと1個の冗長ビット線回路RB Cを備えたCAMブロック201ないし216を備えて 40 いた。図21に示したCAMアレイ回路200aは、各 々が36個の通常ビット線回路NBCと2個の冗長ビッ ト線回路RBC1, RBC2とを備えたCAMブロック 201aないし216aを備える。CAMアレイ回路2 00aと同じ回路構成を有するCAMアレイ回路200 bが設けられているので、CAMアレイ回路200' は、合計32個のCAMブロックを備えていることにな る。

【0082】各CAMブロック、たとえば209aが2 つの冗長ビット線回路RBC1およびRBC2を備えて 50

いるので、冗長データ線電位固定回路58′は、冗長ビ ット線回路RBC1およびRBC2に接続された2つの 冗長データ線対を固定するための4個のヒューズを備え る。図21に示したCAMアレイ回路200'における 基本的な動作は、図16に示したCAMアレイ回路20 0の場合と同様であるので説明が省略される。

20

【0083】以上に説明したように、図3、図8および 図13に示したビット線制御回路を用いることにより、 一般には複雑な制御が必要となるであろうと予想される したがって、冗長用センスアンプ14Sの繰返される活 10 かもしれないダイナミック型CAMにおいて必要な動作 が、極めて簡単な回路によりかつ簡単なタイミング制御 により実現され得る。さらには、これらのビット線制御 回路を、たとえば図19および図20に示した態様で用 いることにより、ダイナミック型CAMのための有用な 冗長回路が実現され得る。その結果、大容量のデータ検 索を実行するのに必要なダイナミック型CAMが、製造 における歩留まりの向上をも考慮にいれて、提供できた ことになる。

[0084]

【発明の効果】以上のように、この発明によれば、ダイ ナミック型連想メモリ装置を実現するための簡単でかつ 実用的な回路構成が提供された。

【0085】また、ダイナミック型連想メモリ装置の製 造における歩留まりを改善するための現実的な冗長回路 構成が提供された。

【図面の簡単な説明】

【図1】この発明の一実施例を示すダイナミック型CA Mのブロック図である。

【図2】図1に示したメモリアレイおよびビット線制御 回路の回路ブロック図である。

【図3】図2に示した1つのビット線制御回路の回路図 である。

【図4】図3に示したビット線制御回路による書込動作 を説明するためのタイミングチャートである。

【図5】図3に示したビット線制御回路による読出動作 を説明するためのタイミングチャートである。

【図6】図3に示したビット線制御回路によるリフレッ シュ動作を説明するためのタイミングチャートである。

【図7】図3に示したビット線制御回路による一致検出 動作を説明するためのタイミングチャートである。

【図8】この発明のもう1つの実施例を示すビット線制 御回路の回路図である。

【図9】図8に示したビット線制御回路による書込動作 を説明するためのタイミングチャートである。

【図10】図8に示したビット線制御回路による読出動 作を説明するためのタイミングチャートである。

【図11】図8に示したビット線制御回路によるリフレ ッシュ動作を説明するためのタイミングチャートであ

【図12】図8に示したビット線制御回路による一致検

出動作を説明するためのタイミングチャートである。

【図13】この発明のさらにもう1つの実施例を示すビット線制御回路の回路図である。

【図14】図13に示したビット線制御回路による書込動作および読出動作を説明するためのタイミングチャートである。

【図15】図17および図18に示した冗長能動化回路 および欠陥ラインプログラム回路の動作を説明するため のタイミングチャートである。

【図16】この発明のさらにもう1つの実施例を示すダ 10 イナミック型CAMの回路ブロック図である。

【図17】図16に示した冗長能動化回路の回路図である。

【図18】図16に示した1つの欠陥ラインプログラム 回路の回路図である。

【図19】図16に示した通常ビット線回路および冗長 ビット線回路の回路図である。

【図20】この発明のさらにもう1つの実施例を示す通常ビット線回路および冗長ビット線回路の回路図である。

【図21】この発明のさらにもう1つの実施例を示すC

AMアレイ回路のブロック図である。

【図22】CAMにおける検索動作を説明するための概念図である。

22

【図23】従来のダイナミック型CAMセルの回路図である。

【図24】ダイナミック型CAMセルにおける書込および読出動作を説明するための回路図である。


【図25】ダイナミック型CAMセルにおける一致検出動作を説明するための回路図である。

【符号の説明】


- 4 CAMセルアレイ
- 8 ビット線制御回路
- 12 読出回路
- 13 書込回路
- 14 センスアンプ
- 15 ビット線放電回路
- 16 ビット線充電回路
- 17 トランスファゲート回路
- 18 書込回路
- 20 BLa, /BLa ビット線対

DT、/DT データ線対


[図3]




[図4]




【図5】





【図1】




[図2]









. 【図8】




【図10】




【図9】




【図11】





【図12】




【図15】









【図16】






【図21】




【図22】





【図25】



フロントページの続き

(72)発明者 尾崎 英之

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内